Реферат: Новые технологии в организации PC
Первые сведения о нем появились еще осенью 1997 года, на MicroProcessor Forum, традиционном месте для объявлений такого рода. Вице-президент Cyrix, Роберт Махер, описал ядро Cayenne - модифицированное ядро 6x86 линейки, обладающее поддержкой MMXFP - набора SIMD инструкций, разработанного самим Cyrix, модуль операций с целыми числами оставался практически нетронутым, а вот модуль операций с числами с плавающей точкой должен был подвергнуться довольно значительным изменениям: появлялась конвейерная обработка и возможность обработки до двух операций с такими числами за такт. Новый сопроцессор должен был вывести процессор Cyrix почти на тот же уровень, что и Pentium II/Pentium III. То же самое можно сказать и работе Cayenne с MMX инструкциями.
Что касается технических параметров нового процессора, то подразумевалось, что Cayenne начнет производиться во второй половине 1998 года с использованием 0.25 мкм техпроцесса (площадь чипа из 6.8 миллионов транзисторов должна была составить около 70 кв. мм), в течение 98 года его скорость вырастет с 250 до 350 МГц (PR рейтинг - с 300 до 400 МГЦ). А уже в 99 году ему на смену должен был придти Jalapeno.
Тем не менее, прошел 98 год, прошла первая половина 99, Cyrix уже успел отказаться от собственного расширенного набора инструкций в пользу 3DNow!, а Cayenne все продолжал доводиться разработчиками, успев переименоваться сначала в Jedi, а потом, после появления претензий со стороны LucasFilm, и в Gobi. Что касается изменений, произошедших в дизайне процессора за это время, то известно только, что, как и предполагалось еще на MPR'97, у него появился кэш L2 на чипе, причем, достаточно внушительный - 256 Кбайт, как у сегодняшнего Coppermine. (А еще стоит вспомнить 64 Кбайт единого кэша L1 - вдвое больше, чем у того же Coppermine). В таком состоянии находились дела, когда Cyrix был приобретен VIA.
К этому моменту процессор находился уже на грани появления на свет: достаточно сказать только, что незадолго до приобретения Cyrix он уже демонстрировался на Computex'99. Таким образом, покупая Cyrix, VIA кроме получения столь необходимых ей патентов получала доведенный до кондиции в течение двух лет дешевый, но достаточно производительный процессор - именно то, что ей и было надо. Так что, разогнав половину Cyrix, VIA все же оставила полторы сотни человек с тем, чтобы они в течение нескольких месяцев довели процессор до стадии, когда было бы возможным его коммерческое производство.
К тому времени он уже начал принимать завершенные черты: четко определился интерфейс - Socket 370, частота системной шины (66/100/133 МГц), техпроцесс - 0.18 мкм и, самое главное, имя - Joshua. На самом деле, конечно, главное - это скорость, но вот с этим точной определенности не было. На момент написания этой статьи предполагается, что PR-рейтинг процессора будет составлять 433/466/500/533/566 МГц, причем, по видимому, на момент выхода будут доступны только два первых варианта из этой линейки.
Возможность разгона оставляет достаточно смутные впечатления. С одной стороны - незафиксированный коэффициент умножения: прямо-таки рай после процессоров Intel и AMD. С другой стороны, процессор, который изначально рассчитан на напряжение 2.2В (и это для не столь уж больших 300 МГц для PR-рейтинга 433!), заставляет крепко задуматься о перспективах его разгона: похоже, это сделали уже до нас. С другой стороны, 0.18 мкм техпроцесс TSMC все же оставляет некоторую надежду.
Что касается производительности, то, исходя из архитектуры процессора, стоит ожидать ее примерно на уровне Celeron, работающего тактовой частотой, соответствующей его PR-рейтингу - некоторые недостатки лишь слегка улучшенной архитектуры несколько летней давности должен во многом вытянуть 256 Кбайт кэш L2, работающий на тактовой частоте процессора. В основном, конечно, это касается офисных приложений, где лишние 128 Кбайт L2 совсем не помешают. Что касается игр, то здесь скажется значительно улучшенный со времен 6x86MX сопроцессор, и, разумеется, не стоит скидывать со счетов поддержку 3DNow! - сегодня под этот набор SIMD инструкций оптимизирована любая из выходящих мало-мальски серьезных игр и новые драйвера под любую видеокарту.
И все это за очень (наши источники в VIA категорически подчеркивают это слово) доступную цену. Учитывая, что по последним данным о планах Intel, прогресс линейки Celeron в этом году значительно замедлится, и его частота лишь слегка перешагнет за 600 МГц, то позиции VIA выглядят вполне надежными.
8. Merced
Введение
Merced - название 64-разрядного микропроцессора общего назначения, разрабатываемого в настоящее время фирмой Intel. Его выпуск начнется в середине 2000 года по 0.18-микронной технологии. Опытное производство - в 1999 году.
Процессор получил название от города Merced, расположенного недалеко от Сан-Хосе (США).
Merced станет первым процессором нового семейства IA-64. IA-64 - аббревиатура от Intel 64-bit Architecture - 64-разрядная Архитектура Intel. IA-64 воплощает концепцию EPIC (аббревиатура от Explicitly Parallel Instruction Computing - Вычисления с Явным Параллелизмом Команд). Концепция EPIC разработана совместно фирмами Intel и Hewlett-Packard, по их заявлениям, EPIC - концепция той же значимости, что CISC и RISC. В IA-64 используется новый 64-разрядный набор команд, разработанный также совместно фирмами Intel и HP (для него в официальных сообщениях Intel и HP вводится аббревиатура 64-bit ISA - 64-bit Instruction Set Architecture). Вдобавок, Merced будет полностью совместим с семейством x86 (В официальных сообщениях Intel семейство x86 обозначают аббревиатурой IA-32 - Intel 32-bit Architecture - 32-разрядная Архитектура Intel).
В настоящее время доподлино известно о работах над двумя процеcсорами семейства IA-64:
· уже упомянутый Merced, разрабатываемый в основном силами Intel
· McKinley, который разрабатывается в HP и появится в конце 2001 года
Недавно были добавлены еще два названия:
В 2002 должен появиться Madison, а за ним - Deerfield.
Хронология событий
Hewlett-Packard и Intel объявили о совместном исследовательском проекте в июне 1994 года. Цель проекта - создание более совершенных технологий в сфере "рабочих станций конца десятилетия, серверов и информационно-вычислительных продуктов масштаба предприятия". Проект включал разработку "архитектуры 64-разрядного набора команд" и оптимизирующих компиляторов.
В 1996 году фирма HP выпустила свой первый 64-разрядный процессор общего назначения - PA-8000, представитель нового семейства PA-RISC 2.0. Естественно предположить, что PA-RISC 2.0 - результат совместного проекта "архитектуры 64-разрядного набора команд", тем более, что в PA-8000 применены решения, которые в терминологии IA-64 называются "предикация" и "загрузка по предположению". Но нет официальных данных, подтверждающих это предположение.
9 октября 1997 года фирма Intel объявила, что
· производство Merced, первого представителя нового семейства 64-разрядных микропроцессоров, начнется в 1999 году по 0.18-микронному технологическому процессу фирмы Intel, который также создается;
· процессор предназначен для рабочих станций и серверов;
· Merced сможет выполнять программы для 32-разрядных процессоров Intel;
· Intel обладает средой разработки программного обеспечения, полностью совместимого с IA-64, и "ключевые" независимые продавцы программного обеспечения уже используют эту среду для разработки операционных систем и приложений уровня предприятия;
14 октября 1997 года, на Микропроцессорном Форуме в Сан-Хосе, Калифорния, фирмы Intel и HP впервые публично описали основы IA-64. Совместно выступили John Crawford, Intel Fellow and Director of Microprocessor Architecture и Jerry Huck, Hewllet-Packard`s Manager and Lead Architect. Запись их речей можно найти на Web-сервере Intel, а демонстрировавшиеся слайды - на Web-сервере HP. Фирма Intel дополнила это выступление заявлениями для прессы .
В тот же день на Микропроцессорном Форуме выступал Joel Birnbaum, Director of Hewlett-Packard Laboratories, Senior Vice President of Research and Development. Он вкратце рассказал о работах HP над процессорными архитектурами с 1980-х до альянса с Intel в 1994. По его словам, отправной точкой для альянса с Intel послужил проект, называемый сначала Wide-Word, а затем Super-Parallel Processor Architecture (SP-PA). Этот проект был выполнен в HP Labs под руководством Bill Worley, который одновременно возглавлял работы над PA-RISC. Согласно Joel Birnbaum, в проекте Wide-Word были проведены эксперименты со статическим параллелизмом и загрузкой по предположению, разработана "обобщенная предикация", механизмы, позволяющие масштабировать количество функциональных устройств и их "скорость". Также он объяснил, зачем фирме HP понадобилось заключать альянс с Intel, но это объяснение слишком обширно, чтобы приводить его здесь.
29 мая 1998 года фирма Intel сообщила о переносе на год выпуска процессора Merced. Было объявлено, что серийное производство начнется в середине 2000 года. А опытное - в 1999 году. В официальном сообщении нет никаких сведений ни об архитектуре Merced, ни о технологии его производства.
С 12 по 15 октября 1998 года проходил очередной Микропроцессорный Форум. От Intel выступал Stephen Smith с темой "IA-64 Processors: Features and Futures". Он сообщил несколько новых технических деталей, рассказал о перспективах семейства IA-64.
EPIC, IA-64, Merced
Концепция EPIC, согласно Intel и HP, обладает достоинствами VLIW, но не обладает ee недостатками.
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9
