Реферат: Параллельный интерфейс: LPT-порт

Полубайтный режим ввода — Nibble Mode

Режим полубайтного обмена является наиболее общим решением задачи дву­направленного обмена данными, поскольку может работать на всех стандартных (традиционных) портах. Все эти порты имеют 5 линий ввода состояния, исполь­зуя которые периферийное устройство может посылать в PC байт тетрадами (nibble — полубайт, 4 бита) за два приема. Назначение сигналов порта приведено в табл 4.

Таблица 4.

Сигналы LPT-порта в полубайтном режиме ввода

Контакт	Сигнал SPP	I/O	Использование сигнала при приеме данных в Nibble Mode
14	AUTOFEED#	0	HostBusy — сигнал квитирования. Низкий уровень означает готов­ность к приему тетрады, высокий подтверждает прием тетрады
17	SELECTIN»	0	Высокий уровень указывает на обмен в режиме IEEE 1284 (в режиме SPP уровень низкий)
10	АСК#	'		PtrClk. Низкий уровень означает действительность тетрады, переход в высокий — ответ на сигнал HostBusy
11	BUSY	I		Прием бита данных 3, затем бита 7
12	РЕ	I		Прием бита данных 2, затем бита 6
13	SELECT	I		Прием бита данных 1, затем бита 5
15	ERRORS	I		Прием бита данных 0, затем бита 4

Прием байта данных в полубайтном режиме состоит из следующих фаз:

1. Хост сигнализирует о готовности приема данных установкой низкого уров­ня на линии HostBusy.

2. ПУ в ответ помещает тетраду на входные линии состояния.

3. ПУ сигнализирует о действительности тетрады установкой низкого уровня на линии PtrClk.

4. Хост устанавливает высокий уровень на линии HostBusy, указывая на заня­тость приемом и обработкой тетрады.

5. ПУ отвечает установкой высокого уровня на линии PtrCLk.

6. Шаги 1-5 повторяются для второй тетрады.

Полубайтный режим работает на всех портах со скоростью обмена не выше 50 Кбайт/с . Его применяют в тех случаях, когда прием данных от устройства производится в небольших объемах (например, для связи с принтерами).

Двунаправленный байтный режим Byte Mode

         Данный режим обеспечивает прием данных с использованием двунаправленного порта, у которого выходной буфер данных может отключаться установкой бита CR.5=1. Как и в стандартном и в полубайтном режиме, данный режим является программно-управляемым — все сигналы квитирования анализируются и уста­навливаются программным драйвером. Назначение сигналов порта приведено в табл. 5.

Таблица 5.

Сигналы LPT-порта в байтном режиме ввода/вывода

Контакт	Сигнал SPP	Имя в Byte Mode	I/O	Описание
1	STROBES	HostClk	0	Импульс (низкого уровня) подтверждает прием байта в конце каждого цикла
14	AUTOFEED#	HostBusy	0	Сигнал квитирования. Низкий уровень означает готовность хоста принять байт, высокий уровень устанавливается по приему байта
17	SELECT-IN»	1284Active	0	Высокий уровень указывает на обмен в режиме IEEE 1284. (В режиме SPP уровень низкий)
16	INIT#	INIT#	0	Не используется, установлен высокий уровень
10	АСКй	Ptrtik		Устанавливается в низкий уровень для инди­кации действительности данных на линиях DATA[7:0]. В низкий уровень устанавливается в ответ на сигнал HostBusy
11	BUSY	PtrBusy	I	Состояние занятости прямого канала
12	РЕ	AckDataReq*	I	Устанавливается ПУ для указания на наличие обратного канала передачи*
13	SELECT	Xflag*	I	Флаг расширяемости*
15	ERRORS	DataAvau#*	I	Устанавливается ПУ для указания на наличие обратного канала передачи*
2-9	DATA[7:0]	DATA[7:0]	I/0	Двунаправленный (прямой и обратный) канал данных

Прием байта данных в байтном режиме состоит из следующих фаз:

1. Хост сигнализирует о готовности приема данных установкой низкого уров­ня на линии HostBusy.

2. ПУ в ответ помещает байт данных на линии DATA[7:0].

3. ПУ сигнализирует о действительности байта установкой низкого уровня на линии PtrClk.

4. Хост устанавливает высокий уровень на линии HostBusy, указывая на заня­тость приемом и обработкой байта.

5. ПУ отвечает установкой высокого уровня на линии PtrClk.

6. Хост подтверждает прием байта импульсом HostClk.

7. Шаги 1-6 повторяются для каждого следующего байта.

Побайтный режим позволяет поднять скорость обратного канала до скорости прямого канала в стандартном режиме. Однако работать он может только на двунаправленных портах, которые применяются в основном лишь на малорас­пространенных машинах PS/2.

Режим ЕРР

Протокол ЕРР (Enhanced Parallel Port — улучшенный параллельный порт) предназначен для повышения производительности обмена по параллельному порту. ЕРР был реализован в чипсете Intel 386SL (микросхе­ма 82360) и используется как дополнительный протокол параллельного порта.

Протокол ЕРР обеспечивает четыре типа циклов обмена:

Цикл записи данных.

Цикл чтения данных.

Цикл записи адреса.

Цикл чтения адреса.

Адресные циклы могут быть использованы для передачи адресной, канальной и управля­ющей информации. Циклы обмена данными явно отличаются от адресных цик­лов применяемыми стробирующими сигналами. Назначение сигналов порта ЕРР и их связь с сигналами SPP приведены в табл. 6.

Таблица 6.

Сигналы LPT-порта в режиме ввода/вывода ЕРР

Контакт	Сигнал SPP	Имя в ЕРР	I/O	Описание
1	STROBE»	WRITE»	0	Низкий уровень — признак цикла записи, высокий — чтения
14	AUTOFEEDff	DATASTB#	0	Строб данных. Низкий уровень устанавливается в циклах передачи данных
17	SELECTING	ADDRSTB#	0	Строб адреса. Низкий уровень устанавливается в адресных циклах
16	INIT#	RESETS	0	Сброс ПУ (низким уровнем)
Контакт	Сигнал SPP	Имя в ЕРР	I/O	Описание
10	АСК#	INTR#	I	Прерывание от ПУ
11	BUSY	WAIT»	I	Сигнал квитирования. Низкий уровень разрешает начало цикла (установку строба в низкий уровень), переход в высокий — разрешает завершение цикла (снятие строба)
2-9	D[8:0]	AD[8:0]	I/O	Двунаправленная шина адреса/данных
12	РЕ	AckDataReq*	I	Используется по усмотрению разработчика перифе­рии
13	SELECT	Xflag*	I	Используется по усмотрению разработчика перифе­рии
15	ERROR	DataAvaiW*	I	Используется по усмотрению разработчика перифе­рии

ЕРР-порт имеет расширенный набор регистров (табл. 7), который занимает в пространстве ввода/вывода  5-8 смежных байт.

Страницы: 1, 2, 3, 4, 5, 6