Реферат: Микропроцессоры Intel80386

магистраль предназначена для скоростной блочной пересылки данных между системой

MULTIBUS I и взаимосвязанными перефирийными устройствами. В тех случаях, когда

требуется пересылать группу байтов или слов, расположенных (или распологаемых)

по последовательным адресам, протокол блочной пересылки данных уменьшает

непроизводительные потери. Передача осуществляется в асинхронном режиме с

использованием протокола подтверждений и с проверкой четности, обеспечивающей

правильность передачи данных.

Улучшению характеристик системы MULTIBUS I способствует уменьшение влияния на ее

производительность оборудования пакетного типа. Потоки данных от пакетных

устройств могут использовать интерфейс общего назначения. Протокол

многоканальной магистрали специально приспособлен для пакетных пересылок

данных.Максимальный выигрыш в производительности получается при использовании

двухпортовой памяти с доступом как со стороны многоканальной магистрали, так и

со стороны интерфейса MULTIBUS I.

4.6 Магистраль локального расширения iLBX

Магистраль iLBX предназначена для непосредственных скоростных передач данных

между ведущими и ведомыми и обеспечивает: 1) максимум два ведущих на магистрали,

что упрощает процедуру арбитража; 2) асинхронный по отношению к передаче данных

арбитраж магистрали; 3) минимум два и максимум пять устройств, связанных с

магистралью; 4) ведомые устройства, определяемые как ресурсы памяти с байтовой

адресацией, и 5) ведомые устройства, функции которых непосредственно

контролируются сигналами линий магистрали iLBX.

Увеличение локальных (на плате) ресурсов памяти высокопроизводительного

процессора улучшает характеристики всей системы. Что касается других специальных

функций, то наличие на процессорной плате памяти повышает производительность,

поскольку процессор может адресовать непосредственно, не ожидая результатов

арбитража магистрали. С другой стороны, в силу пространственных ограничений на

процессорной плате удается разместить память лишь небольшого обьема. Магистраль

iLBX позволяет снизить эти пространственные ограничения. При использовании

магистрали iLBX нет необходимости в размещении дополнительной памяти на

процессорной плате. Вся память (обьемом до нескольких десятков Мбайт),

адресуемая процессором, доступна через магистраль iLBX и представляется

процессору размещенной на процессорной плате. Наличие в системе памяти двух

портов одного для обмена с магистралью iLBX, а другого для обмена с магистралью

MULTIBUS I - делает доступной эту память другим компонентам системы. К

магистрали iLBX можно подключить до пяти устройств. В число устройств должны

входить первичный ведущий и один ведомый. Остальные три устройства не являются

обязательными. Первичный ведущий управляет магистралью iLBX и организует доступ

вторичного ведущего к ресурсам ведомой памяти. Вторичный ведущий, если он есть,

предоставляет дополнительные возможности доступа к ведомым ресурсам по

магистрали iLBX.

4.7 MULTIBUS II

Архитектура системы MULTIBUS II является процесорно-независимой. Она отличается

наличием 32-разрядной параллельной системной магистралью с максимальной

скоростью передачи 40 Мбайт/с, недорогой последовательной системной магистрали и

быстродействующей локальной магистрали для доступа к отдельным платам памяти.

MULTIBUS II включает пять магистралей Intel: 1) локального расширения (iLBX II),

2) многоканального доступа к памяти, 3) параллельную системную (iPSB), 4)

последовательную системную (iSSB) и 5) параллельную расширения ввода-вывода

(iSBX).

Структура с несколькими магистралями имеет преимущества перед одномагистральной

системой. В частности каждая магистраль оптимизирована для выполнения

определенных функций, а операции на них выполняются параллельно. Кроме того,

магистрали, не используемые в конкретной системе, могут быть исключены из ее

архитектуры, что избавляет от неоправданных затрат. Три магистрали из

перечисленных кратко описаны ниже.

4.7.1 Параллельная системная магистраль iPSB.

Параллельная системная магистраль iPSB используется для межпроцессорных

пересылок данных и взаимосвязи процессоров. Магистраль поддерживает пакетную

передачу с максимальной постоянной скоростью 40 Мбайт/с.

Связной магистрали представляет собой плату, объединяющую функциональную

подсистему. Каждый связной магистрали должен иметь средства передачи данных

между МП 80386, его регистрами межсоединений и магистралью iPSB. Магистраль iPSB

представляет каждому связному магистрали четыре пространства адресов: 1)

обычного ввода-вывода, 2) обычной памяти 3) пространство памяти объемом до 255

адресов для передачи сообщений и 4) пространство межсоединений. Последнее

обеспечивает графическую адресацию, при которой идентификация связного

магистрали (платы) осуществляется по номеру позиции, на которой установлена

плата. Поскольку МП 80386 имеет доступ только к пространствам памяти или

ввода-вывода, пространства сообщений и межсоединений следует отображать на

первые два пространства.

Операции на магистрали iPSB осуществляются посредством трех циклов магистрали.

Цикл арбитража определяет следующего владельца магистрали. Этот цикл состоит из

двух фаз: фазы принятия решения, на которой определяется приоритет для

управления магистралью, и фазы захвата, когда связной с наивысшим приоритетом

начинает цикл пересылки.

Второй цикл магистрали iPSB - цикл пересылки, реализует пересылку данных между

владельцем и другим связным. Третий цикл iPSB - цикл исключения, указывает на

возбуждение исключения в течении цикла пересылки.

4.7.2 Магистраль локального расширения iLBX II

Магистраль локального расширения iLBX II является быстродействующей магистралью,

предназначенной для быстрого доступа к памяти, расположенной на отдельных

платах. Одна магистраль iLBX II поддерживает либо две процессорные подсистемы

плюс четыре подсистемы памяти, либо одну процессорную подсистему плюс пять

подсистем памяти. При необходимости иметь большой объем памяти система MULTIBUS

II может включать более одной магистрали iLBX II. В системе на базе МП 80386 с

тактовой частотой 16 МГц типичный цикл доступа iLBX требует 6 циклов ожидания.

Для магистрали iLBX характерны 32-разрядная шина данных и 26-разрядная шина

адресов. Поскольку эти шины разделены, возникает возможность конвейерных

операций в цикле пересылки. К дополнительным особенностям магистрали iLBX

относятся: 1) однонаправленное подтверждение при быстрой пересылке данных, 2)

пространство межсоединений (для каждого связного магистрали), через которое

первичный запрашивающий связной инициализирует и настраивает всех остальных

связных магистрали, и 3) средство взаимного исключения, позволяющее управлять

многопортовой памятью.

4.7.3 Последовательная магистраль iSSB

Относительно дешевая последовательная системная магистраль iSSB может

использоваться вместо параллельной системной магистрали iPSB в тех случаях,

когда не требуется высокая производительность последней. Магистраль iSSB может

содержать до 32 связных магистрали, распределенных на длине максимум 10 м.

Управление магистралью ведется с помощью стандартного протокола множественного

доступа с опросом несущей и разрешением конфликтов (CSMA/CD). Связные магистрали

используют этот протокол для передачи данных по мере своей готовности. В случае

одновременного инициирования передачи двумя или несколькими связными вступает в

действие алгоритм разрешения конфликтов обеспечивающий справедливое

предоставление доступа всем запрашивающим связным.

5.1 Ведущие

Ведущим является любой модуль, который обладает возможностью захвата магистрали.

Модуль захватывает магистраль с помощью логических схем обмена и инициирует

передачу данных по магистрали, используя для этого либо встроенные процессоры,

либо специальные логические схемы. Ведущие генерируют сигналы сигналы

управления, адресные сигналы, а также адреса памяти или устройств ввода-вывода.

Ведущий может работать в одном из двух режимов: режиме 1 или режиме 2. В режиме

1 ведущий ограничен одной передачей по магистрали через каждое подключение к

шине. Если все ведущие в системе используют режим 1, скорость работы системы

ограничивается максимальной величиной цикла занятости магистрали. Это позволяет

разработчикам прогнозировать общую производительность конкретной системы.

В режиме 2 у ведущих больше возможностей захвата магистрали, они могут

инициировать обмен с наложением на текущую операцию. В этом режиме разрешены

тайм-ауты магистрали, и операции ведущих не ограничены максимальной величиной

цикла занятости магистрали. Режим 2 обеспечивает широкий класс операций, что

придает системе гибкость при удовлетворении запросов пользователей.

5.2 Ведомые

Устройства ввода вывода пользователя

5.3 Операции на магистрали

Система MULTIBUS допускает наличие нескольких ведущих на магистрали, каждый из

которых захватывает магистраль по мере возникновения необходимости в передаче

данных. Ведущие осуществляют захват магистрали с помощью специальной

последовательности обмена. В эту последовательность входят шесть сигналов,

позволяющих ведущему определять, свободна ли магистраль и нет ли запросов на ее

захват от других ведущих с более высоким приоритетом, а также захватывать и

освобождать магистраль.

Арбитраж приоритетов. Система предусматривает две схемы арбитража приоритетов:

последовательную и параллельную. В последовательной схеме приоритет ведущего

определяется с помощью последовательной цепочки, в которой выход разрешения от

каждого модуля соединяется с входом разрешения модуля с более низким

приоритетом. На одном конце цепочки оказывается модуль с наивысшим приоритетом,

на другом конце - с наинизшим.

Приоритет в последовательной схеме определяется при каждом запросе магистрали.

Если магистраль не захвачена ведущим с более высоким или равным приоритетом,

запрос данного ведущего удовлетворяется. Число ведущих, обьединенных

последовательной цепочкой, ограничено временем прохождения по цепочке сигнала

приоритета, которое не должно превышать длительности цикла магистрали. Если

используется частота 10 МГц, в цепочке может быть не более трех ведущих.

В параллельной схеме доступом к магистрали ведает специальный арбитр. При этом

определение очередного ведущего на магистрали производится на основе списка

фиксированных приоритетов или каким-то другим способом, заданны в системе. На

рис. 6 показана одна из схем параллельного арбитража.

5.4 Архитектура магистрали

В магистраль MULTIBUS входят 16 линий данных, 20 адресных линий, 8 линий

многоуровневых прерываний, а также линии управления и арбитража. Такое большое

количество линий позволяет одновременно использовать в системе и 8- и

16-разрядные ведущие модули.

Система MULTIBUS использует собственный тактовый генератор, независимый от

тактовых генераторов обьединяемых модулей. Наличие независимого генератора

позволяет использовать магистраль ведущими с различными тактовыми частотами,

причем они могут выходить на магистраль асинхронно по отношению друг к другу.

Принципы арбитража в системе MULTIBUS позволяют медленным ведущим равноправно

конкурировать за захват магистрали. Однако после того, как модуль захватил

магистраль, скорость передачи определяется возможностями передающего и

принимающего модулей.

Основное назначение магистрали MULTIBUS в обеспечении канала для передачи данных

между модулями, подключенными к шине. Система позволяет использовать платы с

различными возможностями, изменять ширину шин данных и адресов ввода-вывода,

устанавливать атрибуты прерываний.

Для реализации мультипроцессорных возможностей системы, построенной на основе МП

80386, и для увеличения ее производительности разработана магистраль MULTIBUS

II. В новую архитектуру включена передача сообщений, способствующая повышению

производительности мультипроцессорной системы. При использовании передачи

сообщений все пересылки по магистрали выполняются с максимально возможной

скоростью пакетами 32-разрядных данных.

В дополнение к передаче сообщений модули платы MULTIBUS II обеспечивают

виртуальные прерывания, географическую адресацию и распределенный арбитраж. При

наличии виртуальных прерываний один процессор может выполнять запись в

специальные ячейки памяти другого процессора, что почти неограничено увеличивает

гибкость механизма прерываний.

Географическая адресация, реализуемая с помощью смонтированных на плате

регистров межкомпонентных соединений, обеспечивает пространство межкомпонентных

соединений для программных конфигураций законченных комплексных систем.

Распределенный арбитраж предоставляет модулям MULTIBUS II столько отдельных

уровней арбитража, сколько в системе имеется плат (или гнезд). В этом случае все

платы в системе имеют одинаковый приоритет относительно времени доступа к

магистрали, что предотвращает блокирование плат с низким приоритетом ведущими

платами высокой производительности.

Ключевым вопросом при построении систем на основе магистрали MULTIBUS является

нахождение оптимального соотношения между требуемыми и фактическими

характеристиками. Для каждого элемента характерно индивидуальное множество

присущих ему характеристик. Взаимодействие двух таких элементов ограничивается

множеством характеристик, которое определяется как пересечение множеств

характеристик обоих элементов. В некоторых случаях пересечение может быть

пустым, что приводит к принципиальной неработоспособности системы.

6. Электрическое питание

Современные устройства требуют хорошо стабилизированного постоянного напряжения.

Стабилизация питания может осуществляться в источнике питания или, как это имеет

место в системах S-100, на каждой плате.

Большинство компьютерных систем питается от источника постоянного напряжения 5 В

с выходным током от 1 до 5 А. Типичными значениями являются 1, 3, 4 и 5 А в

зависимости от системы. Некоторые системы потребляют ток 10 А. Часто источники

питания имеют также выход 12 В, 2 А для подключения дисководов.

7. Заключение

Под сопряжением понимается связь микропроцессора с внешним миром и его

собственными внутренними узлами. Чем большим уровнем интелекта обладает

устройство, тем большее внимание надо обращать на характеристики сопряжения.

Сопряжение относится к числу наиболее сложных аспектов разработки аппаратного

обеспечения. Именно здесь приходится принимать большинство компромиссов и именно

здесь можно получить максимальную экономию средств. В большинстве приложений

сигналы, обрабатываемые процессором, несовместимы с его характеристиками. В

простейшем случае может потребоваться преобразование напряжения сигнала в

стандарт ТТЛ 5 В. Несовместимое напряжение может легко исказить процесс

обработки сигналов. В других случаях могут потребоваться аналого - цифровые

преобразователи.